# Wyspecjalizowane akceleratory AI (TPU, NPU)

EN: **Specialised AI accelerators (ASICs and NPUs)** · id `customaccelerators` · aliases: AI ASIC, TPU, NPU, Neural Engine, systolic array, macierz systoliczna

Path: [AI Atlas](https://aiatlasgraph.com/llms.txt) › [Inferencja i infrastruktura](https://aiatlasgraph.com/t/systems.md) › [Akceleratory](https://aiatlasgraph.com/t/hardware.md) › Wyspecjalizowane akceleratory AI (TPU, NPU)

## Description

- PL: Specjalizowane układy lub bloki obliczeniowe zoptymalizowane pod operacje sieci neuronowych, często wykorzystujące macierze mnożąco-sumujące i niską precyzję. Obejmują akceleratory centrów danych, takie jak TPU, oraz NPU zintegrowane z telefonami i laptopami.
- EN: Specialised chips or compute blocks optimised for neural-network operations, often using multiply-accumulate arrays and low-precision arithmetic. They include datacenter accelerators such as TPUs and NPUs integrated into phones and laptops.

## In one sentence

- PL: To układy zaprojektowane szczególnie do obliczeń potrzebnych sieciom neuronowym.
- EN: These chips are designed specifically for computations used by neural networks.

## Problem it solves

- PL: Ogólny procesor zużywa dużo czasu lub energii na często powtarzane działania modelu.
- EN: A general processor spends substantial time or energy on a model's repeated operations.

## What it does

- PL: Sprzęt łączy wiele prostych operacji na tabelach liczb i korzysta z oszczędnych formatów, dopasowując wykonanie do obsługiwanych modeli.
- EN: Hardware combines many simple operations on number arrays and uses compact formats, tailoring execution to supported models.

## Everyday example

- PL: Telefon wykorzystuje wyspecjalizowany układ do przetworzenia zdjęcia bez wysyłania go na serwer.
- EN: A phone uses a specialised chip to process a photo without sending it to a server.

## This concerns you if you…

- PL: model ma działać oszczędnie na urządzeniu
- PL: porównujesz specjalizowany sprzęt z ogólnym procesorem
- EN: need efficient on-device model execution
- EN: compare specialised hardware with general processors

## Keywords

TPU · NPU · systolic arrays · matrix multiplication unit · multiply-accumulate · INT8 inference · operator mapping

## How it works

- PL: Specjalizowane macierze mnożąco-sumujące wielokrotnie wykorzystują dane podczas operacji tensorowych. Kompilator mapuje graf na obsługiwane operatory i pamięci, dobierając precyzję oraz kolejność transferów do konstrukcji układu.
- EN: Specialised multiply–accumulate arrays reuse data during tensor operations. A compiler maps graphs onto supported operators and memories, selecting precision and transfer order for the chip design.

## Limits

- PL: Nieobsługiwane operatory mogą trafić na wolniejszą ścieżkę. Ograniczenia pamięci, kształtów i precyzji wymagają dostosowania modelu; sama specjalizacja nie zapewnia przyspieszenia każdego zadania.
- EN: Unsupported operators can fall back to slower paths. Memory, shape and precision limits require model adaptation; specialisation alone cannot accelerate every task.

## Key terms

- PL: **MAC**: Operacja mnożenia i dodawania używana w iloczynach tensorów.
- PL: **mapowanie operatorów**: Przypisanie operacji grafu do jednostek i instrukcji dostępnego sprzętu.
- EN: **MAC**: A multiply–accumulate operation used in tensor products.
- EN: **operator mapping**: Assigning graph operations to available hardware units and instructions.

## Know first

- [Kernele mnożenia macierzy (GEMM) (Matrix multiplication kernels (GEMM))](https://aiatlasgraph.com/t/gemm.md)
- [Algebra liniowa: wektory i macierze (Linear algebra: vectors and matrices)](https://aiatlasgraph.com/t/linearalgebra.md)

## Examples

- PL: macierz systoliczna (MXU) · akceleratory TPU w centrach danych · NPU w telefonach i laptopach · arytmetyka 8-bitowa
- EN: systolic array (MXU) · datacenter TPUs · NPUs in phones and laptops · 8-bit arithmetic

## Related topics

Untyped, symmetric "see also" links.

- [Modele językowe na telefonie i laptopie (On-device language models)](https://aiatlasgraph.com/t/ondevicellm.md)
- [Rdzenie tensorowe i niska precyzja (Tensor cores and low precision)](https://aiatlasgraph.com/t/tensorcores.md)

## Sources

- [In-Datacenter Performance Analysis of a Tensor Processing Unit](<https://arxiv.org/abs/1704.04760>) `tpu-v1-jouppi-2017` · by Norman P. Jouppi, Cliff Young, Nishant Patil, David Patterson i in. (Google) · sponsored
- [How to Scale Your Model — How to Think About TPUs](<https://jax-ml.github.io/scaling-book/tpus/>) `scaling-book-tpus` · by Jacob Austin, Sholto Douglas, Roy Frostig, Anselm Levskaya, Reiner Pope i in. (Google DeepMind) · sponsored
- [Apple Intelligence Foundation Language Models Tech Report 2025](<https://machinelearning.apple.com/research/apple-foundation-models-tech-report-2025>) `apple-afm-2025` · by Apple · sponsored

---

AI Atlas revision 122 (2026-10-30) · HTML: https://aiatlasgraph.com/t/customaccelerators · index: https://aiatlasgraph.com/llms.txt · everything: https://aiatlasgraph.com/llms-full.txt · updated 2026-10-30